// Testbench for 4:16 Decoder
module testdec;
  reg  [3:0]  enc;
  wire [15:0] dec;
  dec416 u1 (dec, enc);
  initial
     begin
       $stop;
       #10;
       enc = 4'h0;
       #10
       enc = 4'h1;
       #10
       enc = 4'h2;
       #10
       enc = 4'h3;
       #10
       enc = 4'h4;
       #10
       enc = 4'h5;
       #10
       enc = 4'h6;
       #10
       enc = 4'h7;
       #10
       enc = 4'h8;
       #10
       enc = 4'h9;
       #10
       enc = 4'ha;
       #10
       enc = 4'hb;
       #10
       enc = 4'hc;
       #10
       enc = 4'hd;
       #10
       enc = 4'he;
       #10
       enc = 4'hf;
       #10
       $stop;
   end
endmodule